【网通社快报】华为提出“τ定律”重构智驾芯片发展路径

在2026年，华为高管何庭波于ISCAS会议上提出名为“τ（韬）定律”的新半导体发展框架，旨在应对摩尔定律在先进制程下遭遇的物理与经济瓶颈。该框架不再以晶体管尺寸缩小为核心指标，而是聚焦于系统各层级中信号传输与数据处理的时间延迟优化。摩尔定律长期主导芯片演进，强调每两年晶体管数量翻倍、性能提升、成本下降。但在3nm及以下节点，量子隧穿效应和高昂制造成本使该路径难以为继。尤其在智能驾驶领域，系统性能瓶颈更多来自数据搬运而非计算本身——研究显示，AI集群超80%能耗用于数据传输，70%以上成本投入存储设备。τ定律由此提出一套覆盖晶体管、电路、芯片到系统四层的优化体系，目标是压缩每一层级的数据等待时间。其核心落地技术为“逻辑折叠”（LogicFolding），通过将传统二维平面电路结构转为垂直多层布局，缩短信号路径。初步实现晶体管密度提升55%、能效提升41%、峰值主频达3.1GHz。该框架特别针对不同应用场景设定年迭代速率：手机为1.3倍/年，自动驾驶为1.5倍/年，纯AI算力可达10倍/年。这意味着三年内智驾域控制器整体效率有望提升至当前的3–4倍，且非仅依赖单芯片算力堆叠。在应用层面，逻辑折叠可显著降低智驾域控功耗，当前主流双Orin-X方案满载功耗约100W，新技术有望削减近三分之一，减少对液冷散热系统的依赖，并降低整车BOM成本，推动高阶智驾向更低价位车型普及。然而，τ定律仍面临挑战：一是缺乏适配三维架构的EDA工具链，现有工具基于二维设计；二是时间优化需与能耗控制协同，避免性能提升伴随功耗激增，车规级可靠性亦需长期验证。华为表示，未来5–10年将沿τ定律路径持续推进，并将其定位为智能驾驶硬件升级的核心方向之一，与依赖先进制程的传统路线形成并行竞争。